PAT-NO:

JP359119723A

DOCUMENT-IDENTIFIER: JP 59119723 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

July 11, 1984

INVENTOR-INFORMATION:

NAME

KONO, KIICHI

TAKAHASHI, HIDEKAZU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP57226715

APPL-DATE:

December 27, 1982

INT-CL (IPC): H01L021/30

US-CL-CURRENT: 148/DIG.52, 257/E21.211

ABSTRACT:

PURPOSE: To avoid a breaking at a stepped part of a wiring and the like by preparing a discriminating region for discriminating an impurity region formed in a semiconductor substrate after exfoliating a field insulating film through gas plasma etching of excellent controllability and reproducibility when the semiconductor device with the discriminating region is formed.

CONSTITUTION: The Si substrate 11 is coated with a SiO<SB>2</SB> film 12, and openings 13 for forming diffusion regions are bored through etching by using a mask consisting of a resist film. The resist film is removed, plasma

is irradiated to the whole surface of the substrate 11 by a plasma device, and the surface layers of the substrate 11 exposed into the openings 13 are removed with reproducibility of approximately 700±50Å, thus obtaining the <u>discriminating regions</u> 14. Accordingly, the quantity of the film 12 being etched is limited to mere several Å or less, and the <u>discriminating regions</u> 14, which take the same shapes as the pattern shapes of the <u>diffusion</u> regions and have stepped differences in 700±50Å depth, appear even after exfoliating the film 12.

COPYRIGHT: (C)1984,JPO&Japio

(19 日本国特許庁 (JP)

10特許出願公開

¹⁰ 公開特許公報 (A)

昭59-119723

⑤Int. Cl.³H 01 L 21/30

識別記号

庁内整理番号 Z 6603-5F

❸公開 昭和59年(1984)7月11日

発明の数 1 審査請求 未請求

(全 3 頁)

匈半導体装置の製造方法

2)特

願 昭57—226715

②出

頁 昭57(1982)12月27日

砂発 明 者 河野喜一

大分市大字松岡3500番地東京芝 浦電気株式会社大分工場内 ⑦発 明 者 髙橋英一

大分市大字松岡3500番地東京芝 浦電気株式会社大分工場内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

明 細 有

1. 発明の名称

半導体装置の製造方法

2.停許請求の範囲

(1) 半導体基板内に形成される不純物領域をフィールド絶縁膜の剥離後において判別強を形成の対離後に必要にある方法と、前に他縁に関系を形成する工程と、前に他縁膜に開孔を形成する工程と、前に他縁膜に関系を受したとの表面を対して対して対して対しても、などを特徴とする半導体装置の製造方法。

(2) 前記絶録膜を形成した後、全面にイオン注入を行い前記半導体基板の表面近傍に不納物層を形成し、この不純物層を前記ドライエッチング方式により選択的に除去して前記判別領域とする特許市の範囲第1項記載の半導体装置の製造方法。

3.発明の詳細な説明

[発明の技術分野]

この発明は半導体装置の製造方法に係り、特に PEP (Photo Engreving Process)により形成した不純物拡散領域をフィールド絶景膜の剝離後においても判別可能とする判別領域の形成方法に関する。

[発明の技術的背景]

半導体装置、特化 C - MOS (Complementary - Motal Oxide Semiconductor) デペイスにおいては、 PEP により不純物拡散領域を形成した後、フィールド酸化膜を剥離してしまうと、 C の不純物拡散領域の判別が不可能となり、後工程でのマスクアライメントが困難となる。

との対策として、従来、シリコン基板の表面 ドウェット・エッチングにより判別領域を形成 する方法が用いられている。との方法は、シリコン基板の不純物拡散領域を SiO2 膜、SIN膜等 をマスクにしてアルカリ系薬品(例えばテトラ メチルアンモニウムハイドロオキサイド)液に よりエッチングするもので、温度・濃度及びエッチング時間を変化させることにより、シリコンエッチング量を制御している。なお、このアルカリ系薬品液は濃度が高く、シリコンのエッチング速度が速いため、原液を水及び界面活性剤により希釈している。

〔背景技術の問題点〕

従来のウェット・エッチングによる判別領域の形成方法では、原液の機度のばらつき、希釈時の組成のばらつき、液温のばらつき、液の寿命等の種々の要因により、ロット内・ロットを制め、ロットのでは、ロッチング量に再現性が多う。このため、AL(アルミニウム)多発しかかった。このため、AL(アルミニウム)多発しないた。 をPEPのオートブライン時にかいて出力信号の最大レベルを保持することができず、アライント失敗率が増大していた。

〔発明の目的〕

この発明は上記実情に鑑みてなされたもので、 その目的は、不銘物拡散領域の判別領域を制御

O2:250 sccm の条件で、約130 秒間プラズマを照射する。このプラズマ照射によれば、8102 膜12のエッチング量を数 & 以下で、シリコン基板110エッチング量を700±50 & に制御することができ、再現性よくシリコン基板11 をエッチング除去できる。すなわち、シリコン基板11の表面に拡散領域のペターン形状と同形状で、深さ700±50 & の段差部が生じ判別領域14が形成される。この判別領域14により8102 膜12を剥離した後も拡散領域の判別が可能となる。

上記ガスプラズマエッチング方式による判別 領域の形成方法によれば、従来のウェットエッ チング方式による方法に比べ、制御性及び再現 性に優れているため、ALあるいは多結晶シリコ ン等の配線に段切れを生ずることがない。また、 オートアラインメントの失敗率が大幅に低下す

第2図(a)~(a)は第2の実施例を示すものである。との実施例においては、シリコン基板21

性及び再現性よく形成することができ、配線の 段切れ等の発生を防止することのできる半導体 装置の製造方法を提供することにある。

. 〔発明の概要〕

すなわち、この発明は不納物拡散領域の判別 領域の形成を、制御性及び再現性に優れたドラ イエッチング方式例えばガスプラズマエッチン グにより行うものである。.

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を脱明する。第1図(a)~(c)は、拡散領域のシリコン基板表面にプラズマ照射を行い判別領域を形成する第1の実施例を示すものである。まず、第1図(a)に示すように、シリコン基板11上に膜厚3500~3900 ÅのS102 膜12を形成する。次に、第1図(a)に示すようにPEPにより拡散領域形成用の開孔13を形成した後、レジストを剥離する。しかる後、第1図(d)に示すようにプラズマ装置により、シリコン基板11の全面に置力:700 W,フレオンCFA:50 accm, 酸素

の全面に不純物イオンを注入し、との不純物領域 の特定領域のみを第1の実施例と同様の方法に より除去し、判別領域とするものである。すな わち、先ず第2図(a) に示すようにシリコン基板 2 1 上に膜厚 1000~2000 %の 8i0。膜 22 を 形成する。次に、第2図(b)に示すように、拡散 層の伸び防止及び拡散層・シリコン基板間のリ ーク電流防止用の不納物イオンをシリコン基板 21の表面全面に注入し、不納物層23を形成 する。次に第2図(e)に示すように、 PEPにより 8102 膜 2 2 にソース・ドレイン及びゲート領域 形成用の開孔24を形成する。しかる後、第2 図(d)に示すようにプラスマ装置によりシリコン 基板 2 1 の全面にプラズマを照射する。照射条 件は、第1の実施例と同様であるが、照射時間は 異なる。これによりソース、ドレイン及びゲー ト.領域の不純物層 2.3 が除去され、判別領域 25 が形成される。

通常の工程においては、ソース・ドレイン及びゲート領域を形成した後、上記拡散層の伸び

防止等のための不納物層23を形成するため、 そのためのPEP工程が必要であるが、第2の実 施例においてはこのPEP工程を省略することが でき、工程所要時間を大幅に短縮することがで きる。

尚、上記実施例においては、ガスプラズマエッチング方式を用いて説明したが、これに限定するものではなく、イオンピームエッチング等他のドライエッチング方式を用いてもよい。 〔発明の効果〕

以上のようにこの発明によれば、不純物領域 の判別領域を制御性及び再現性よく形成するこ とが可能な半導体装置の製造方法を提供できる。 4.図面の簡単な配明

第1図(a)~(a)はとの発明の一実施例に係る半 導体装置の製造工程を示す断面図、第2図(a)~ (a)はとの発明の他の実施例に係る半導体装置の 製造工程を示す断面図である。

1 1 … シリコン基板、 1 2 … 810₂ 膜、1 3 … 閉孔、 1 4 … 判別領域。

第 1 図 第 2 図 (a) -11 (b) -21 (b) -11 (c) -21 (c) _11 第 2 図 -22 (d) -21 (a) -21